Диплом: Разработка блока управления тюнером спутникового телевидения
Диплом: Разработка блока управления тюнером спутникового телевидения
Аннотация.
В данном дипломном проекте проведена разработка управления тюнером
спутникового телевидения.
В расчетно-теоретическом разделе рассмотрены вопросы, касающиеся обоснования
структурной схемы, принципиальной электрической схемы, произведен расчет
элементов схемы.
В конструкторско-технологическом разделе произведены выбор конструкции блока,
разработка технологического процесса сборки печатного узла и блока в целом.
Произведен расчет качества и других технологических показателей.
В технико-экономическом разделе обосновывается целесообразность данной
разработки с точки зрения годового экономического эффекта.
В разделе охрана труда и окружающей среды проведена разработка мероприятий по
уменьшению ОВПФ при техпроцессе сборки.
Введение.
Спутниковое телевидение – область техники связи, занимающаяся вопросами
передачи телевизионных программ от передающих земных станций к приемным с
использованием искусственных спутников земли (ИСЗ) в качестве активных
ретрансляторов. Спутниковое вещание является сегодня самым экономичным,
быстрым и надежным способом передачи ТВ сигнала высокого качества в любую
точку обширной территории. К преимуществам СТВ относятся также возможность
использования сигнала неограниченным числом приемных установок, высокая
надежность ИСЗ, небольшие затраты и их независимость от расстояния между
источником и потребителем.
Важной проблемой в приемных установках СТВ является возможность
автоматического управления ими. Решить эту проблему можно с помощью
микропроцессорных устройств.
Использование микроэлектронных средств в изделиях производственного и
культурно-бытового назначения не только приводит к повышению технико-
экономических показателей изделий (стоимости, надежности, потребляемой
мощности, габаритных размеров) и позволяет многократно сократить сроки
разработки, отодвинуть сроки «морального старения» изделий, но и придает им
принципиально новые потребительские качества (расширенные функциональные
возможности).
Использование микропроцессоров в системах управления обеспечивает достижение
высоких показателей эффективности при столь низкой стоимости, что
микропроцессорам, видимо, нет разумной альтернативной элементарной базы для
построения управляющих и/или регулирующих систем.
Разработке устройства управления тюнером на основе микропроцессора посвящена
данная работа.
Техническое задание.
Разработать устройство управления тюнером, обладающее следующими
характеристиками:
1. Формирует 3 аналоговых сигнала управления в блоки настройки видео,
звука, поляризации со следующими параметрами соответственно:
а) Величина изменения напряжения на выходе от 0 до 9 В, шаг изменения в пределах
от DUmin=8 мВ до DUmax=10 мВ;
б) шкала изменения напряжения на выходе от 0 до 9 В, шаг изменения должен
находиться в пределах от DUmin=60 мВ до DUmax=80 мВ;
в) шкала изменения напряжения на выходе от 0 до 4,4 В, шаг изменения напряжения
должен находиться в пределах от DUmin=20 мВ до DUmax
=25 мВ;
2. Выдает сигналы дискретного управления (8 сигналов).
3. Принимает сигналы управления и состояния блоков тюнера.
4. Выдает дискретные сигналы в блок индикации для визуального контроля
номера канала от «00» до «99».
5. Обеспечивает организацию часов реального времени с выдачей показаний
на экран по запросу пользователя.
6. Обеспечивает выдачу сигналов в блок экранной графики.
7. Должно обеспечивать сохранность информации в ОЗУ и информации о
реальном времени при пропадании напряжения сети.
8. Устройство должно обеспечивать прием и обработку сигналов от
передатчика системы дистанционного управления, построенного по типовой схеме
включения микросхемы КР1506ХЛ1.
Оглавление.
Введение. .........................7
Техническое задание. ................... 8
1. Расчетно-теоретический раздел. ............ 9
1.1. Структурная схема устройства управления. .......10
1.2. Описание принципиальной электрической схемы. .....15
1.2.1. Микропроцессор 1821ВМ85. ..............15
1.2.2. Адресная шина МП 1821ВМ85. .............19
1.2.3. Шина данных МП 1821ВМ85. ...............21
1.2.4. Генератор тактовых импульсов для МП 1821ВМ85. .....22
1.2.5. Установка начального состояния МП 1821ВМ85. .......22
1.2.6. Запоминающие устройства. ..............23
1.2.7. Оперативное запоминающее устройство. .........24
1.2.8. Постоянное запоминающее устройство. ...........28
1.2.9. Таймер. .......................31
1.2.10.Устройство ввода/вывода. ...............38
1.2.11.Фиксирующая схема. .................43
1.2.12.Согласующая схема. ..................44
1.2.13.Схема дешифрации. ...................45
1.2.14.Цифро-аналоговый преобразователь. ...........48
1.2.15.Дополнительные пояснения к схеме управления. ......49
1.3. Расчеты параметров и элементов принципиальной схемы. .52
1.3.1. Расчет адресной шины и шины данных МП 1821ВМ85. ..52
1.3.2. Расчет ЦАП. .....................54
1.3.3. Расчет параметров КТ3102Б. ...............55
1.3.4. Цепь резонатора МС 512ВИ1. .............57
1.3.5. Расчет RC-цепи МС 1533АГ3. ...............57
1.3.6. Расчет элементов цепи опорного напряжения. ......57
1.4. Справочные данные. ...................58
2. Конструкторско – технологический раздел. ........67
2.1. Патентный поиск. ..................68
2.2. Разработка конструкции блока. .............70
2.3. Выбор и обоснование типа платы, её технологии изготовления, класса
точности, габаритных размеров, материала, толщины шага координатной сетки.
.............71
2.4. Конструкторский расчет элементов печатной платы. ....72
2.5. Расчет параметров проводящего рисунка с учетом технологических
погрешностей получения защитного рисунка. ..74
2.6. Расчет проводников по постоянному току. .........76
2.7. Расчет проводников по переменному току. .........77
2.8. Оценка вибропрочности и ударопрочности. .......79
2.9. Расчет теплового режима. ................81
2.10. Расчет качества. .....................84
2.11. Расчет надежности. ..................85
3. Технико-экономический раздел. ............87
3.1. Предисловие. ......................88
3.2. Расчет себестоимости устройства управления. ......89
3.3. Расчет оптовой цены изделия и сопоставительный анализ с базовым
изделием. .....................96
3.4. Расчет годовых эксплуатационных расходов..........97
3.5. Расчет годового экономического эффекта от внедрения спроектированного
изделия. .................99
4. Раздел охраны труда. ................101
4.1. Обеспечение охраны труда на операциях сборки. .....102
4.2. Расчет местной вытяжной вентиляции. ..........105
4.3. Обеспечение производства печатного узла в чрезвычайных условиях.
Обеспечение устойчивости производства изделия при нарушении поставок
комплектующих элементов и материалов. ...107
Список литературы. ....................112
РАСЧЕТНО-ТЕОРЕТИЧЕСКИЙ
РАЗДЕЛ
1.1. Блок-схема устройства управления.
Принцип функционирования схемы.
Фиксиру-ющая схема
Устройствоввода/вывода
БИ – блок индикации
ОЗУ – оперативное запоминающее устройство
ПЗУ – постоянное запоминающее устройство
ДУ – дистанционное управление
Схема дистанционного управления (ДУ) генерирует последовательность коротких
импульсов ИК излучения, в соответствии с нажатой кнопкой на панели ДУ. Каждая
последовательность состоит из 14 импульсов, из которых 11 импульсов
информационных, а также предварительный, запускающий и останавливающий
импульсы. С помощью 11 информационных импульсов, мы передаем сигнал ДУ,
который представляет собой десятибитовое слово. Его четыре первых бита
отведены для передачи адреса, а остальные для передачи команды. Таким образом
можно сформировать 16 групп адресов по 64 команды в каждой (в нашем случае
будем использовать 16 команд с одним строго определенным адресом).
Двоичная информация каждого бита определяется длительностью интервалов между
импульсами. Логическому «0» соответствует основной интервал времени Т,
логической «1» – 2Т.
Временной интервал между предварительным и запускающим импульсами – 3 Т,
между запускающим и первым информационным – Т, между последним информационным
и останавливающим – 3Т.
Предвари- Запуска- Биты Биты
Останав-
тельный ющий адреса
команды ливающий
импульс
импульс
3Т
2Т
3Т
Т
Данная информация поступает в процессор, функции которого:
1) Принять сигналы ДУ;
2) Выделить биты команды;
3) Определить какой кнопке ДУ соответствует данная команда;
4) Обеспечить выполнение данной команды, управляя и синхронизируя
деятельностью всего устройства управления.
Как известно процессор выполняет все действия согласно программе, которая
хранится в ПЗУ. Вопросы записи программы в ПЗУ в данном случае
рассматриваться не будут. Значит для функционирования процессору необходимо
считывать информацию (программу), которая хранится в ПЗУ. Для этого
процессор соединен с ПЗУ тремя шинами:
1) Шиной адреса;
2) шиной данных;
3) шиной управления.
Для считывания информации из ПЗУ необходимо выполнить следующие действия:
1) обеспечить стабильность уровней сигналов на адресной шине;
2) подготовить шину данных для приема данных в микропроцессор;
3) после шагов 1 и 2 активировать шину управления чтением из памяти.
Значит микропроцессор обрабатывает сигналы ДУ, согласно программе, которая
хранится в ПЗУ.
Так как в процессе выполнения программы будут формироваться данные, которые
понадобятся для дальнейшего функционирования схемы устройства управления, то
нужно предусмотреть дополнительную область памяти, где эти данные будут
храниться и откуда при необходимости будут считываться. Для этого в данной
схеме используется ОЗУ.
Отличительной особенностью ОЗУ от ПЗУ является то, что данные из ОЗУ могут не
только считываться, но и записываться в ОЗУ.
Для сопряжения микропроцессора и ОЗУ используются те же 3 шины:
1) шина адреса;
2) шина данных;
3) шина управления.
Считывание данных из ОЗУ аналогично считыванию данных из ПЗУ, а для записи
необходимо выполнить следующие действия:
1) на адресной шине должен быть активирован адрес памяти (т.е. адрес
ячейки, куда записываются данные);
2) на шину данных должны поступить данные из микропроцессора;
3) после осуществления действий 1 и 2 на линию записи в память шины
управления должен поступить импульс разрешения записи.
Вывод: Микропроцессор обрабатывает сигналы ДУ и «принимает» решения согласно
программе, хранящейся в ПЗУ. Данные, которые появляются в процессе выполнения
программы, хранятся в ОЗУ.
Таким образом, на уровне блок-схемы рассмотрены 4 блока устройства
управления, их функции и сопряжения между собой.
Более подробное описание организации соединения ДУ и микропроцессора,
микропроцессора и ОЗУ, микропроцессора и ПЗУ будет рассмотрено ниже, когда
будут выбраны конкретные интегральные схемы микропроцессора, ОЗУ и ПЗУ. Там
же будут рассмотрены принципы организации шины адреса, данных и управления.
Для лучшего понимания функционального назначения остальных блоков устройства
управления сначала познакомимся с классификацией сигналов, поступающих с ДУ:
1) сигналы ДУ, в соответствии с которыми происходит включение
необходимого канала с последующей настройкой на нужную частоту видео, звука и
настройкой на соответствующую поляризацию. Если на нужном канале уже
произведена настройка на нужную частоту видео и звука и настройка на
соответствующую поляризацию, эти данные хранятся в ОЗУ и считываются при
включении соответствующего канал.
2) сигналы ДУ, которыми можно управлять часами реального времени с
будильником и календарем.
3) сигнал ДУ, которым можно выключить систему в целом.
Значит необходимо, чтобы устройство управления, анализируя сигналы с ДУ
согласно программе, хранящейся с ПЗУ, выполняло следующие функции:
1) выдавало аналоговые сигналы в блоке настройки видео, звука и поляризации.
Для этого необходимо обеспечить сопряжение периферийных устройств с шиной
данных устройства управления и преобразовать цифровые сигналы в аналоговые. В
качестве устройства, выполняющего данные функции, будем использовать
программное устройство В/В параллельной информации (содержит 3 выходных
канала) и 3 цифро-аналоговых преобразователя. Таким образом, на выходе ЦАП
будем иметь аналоговый сигнал пропорциональный коду на входе соответствующего
канала. В последствии этот сигнал можно использовать в блоках настройки
видео, звука, поляризации.
2) выдавало сигналы в блок индикации для визуального контроля.
Для этого в данном устройстве управления необходимо предусмотреть блок,
который будет фиксировать сигналы, поступающие по шине данных в
соответствующие моменты времени.
3) обеспечивало организацию часов реального времени с будильником и
календарем с последующей подачей сигналов в блок экранной графики и
процессор.
Для этого необходимо в устройстве управления использовать таймер, выполняющий
данные функции.
4) обеспечить выдачу и прием сигналов в остальные блоки тюнера.
Для этого необходимо предусмотреть блок, согласующий внутреннюю шину данных
устройства управления с внешними блоками тюнера в соответствующие моменты
времени.
1.2. Описание электрической принципиальной схемы.
1.2.1. Микропроцессор 1821ВМ85.
Изобилие различных типов МП может создать для конструктора настоящую
проблему. В этой главе сосредоточено внимание на широко известном МП 182ВМ85
(Intel 8085), который является улучшенным вариантом известного процессора
580ВМ (Intel 8080). Он имеет такую же систему команд, но имеет ряд
аппаратурных усовершенствований, упрощающих его применение в конкретных
устройствах. Например, для работы МП 580ВМ80 требуется три напряжения питания
и два поступающих извне тактовых сигнала с уровнем 12 В и точно выдержанной
задержкой между ними. В результате этого появляются большие неудобства при
использовании МП 580ВМ80. Хотя более современные МП уже оставили позади МП
1821ВМ85, он пригоден для решения большинства задач и остается популярным из-
за своей низкой стоимости и широко распространенного знакомства пользователей
с системой команд оригинального МП 580ВМ80.
На рисунке 1 показана структурная схема ЦП 1821ВМ85.
ЦП организован вокруг своей внутренней шины данных, с которой соединены
накопитель, арифметико-логическое устройство, регистр кода операций и
содержащий 8-битовые и 16-битовые регистры массив регистров.
Хотя ЦП 1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации
памяти (можно адресовать 65536 ячеек).Микропроцессор содержит устройство
управления и синхронизации, которые дирижируют движением сигналов во
внутренней шине данных и по внешним линиям управления в соответствии с
выходными сигналами дешифратора кода операций. Для него требуется источник
питания с напряжением 5 В.
Микропроцессор имеет 18 8-разрядных регистров. Регистры МП имеют следующее
назначение:
Обозначение
Регистр
Содержимое
А
аккумулятор
8 разрядов
РС
счетчик команд
16-разрядный адрес
ВС, DЕ, HL
Регистры общего назначения, HL-указатель данных
6 8-разрядных,
3 16-разрядных
SP
указатель стека
16-разрядный адрес
F
регистр флажков
5 флажков
(8 разрядов)
8-битовая ШД (внутр.)
Адресный буфер
Источник
Буфер
адресов/ данных
питания
+5Вземля
Устройство управления и синхронизации
Тактовый Прямой
генератор доступ
Управление Состояние к Сброс
памяти
Х1
A8А15 AD0AD7
Х2
Вход Выход
Выход Готовность S0 S1 IO/M сброса сброса
такт.имп. адресный Захват
ключ открыт Подтверждение
захвата
Рисунок 1.
В МП использована мультиплексная шина данных. Адрес передается по двум шинам:
старший байт адреса – по шине адреса, а младший байт адреса – по шине данных.
В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот
младший байт может быть зафиксирован в любом 8-разрядном фиксаторе
посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное
время машинного цикла шина данных используется для передачи данных между ЦП и
памятью или устройствами ввода/вывода.
ЦП вырабатывает для шины управления сигналы
, , S0, S
1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA.
Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора
тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП
предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5
входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP.
Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из
входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по
входу TRAP не может быть маскировано. Если маска прерываний не установлена, то
на указанные маскируемые прерывания МП будет реагировать, помещая при этом
содержимое счетчика команд в стек и переходя к выполнению программы, адрес
которой определяется вектором реестра.
Вход прерывания
Адрес памяти
5.5
2 С16
6.5
3 L16
7.5
3 C16
TRAP
2 L16
Так как прерывания TRAP не может, быть маскировано, при появлении запроса
прерывания на этом входе микропроцессор будет всегда переходить к выполнению
программы, указанной вектором реестра.
Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход
RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5
достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому
прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет
наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR
имеет низший приоритет.
Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:
§ на вход HOLD нужно подать уровень логической «1».
§ Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП
переводится в состояние логической «1». Перевод этой линии в состояние
логической «1»означает, что МП прекратил управление АШ, ШД и шиной
управления.
Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать
уровень логического «0». Это необходимо, когда время реакции памяти или
устройства ввода/вывода больше, чем время цикла команды.
Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт
это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны
ли дополнительные байты и если да, ЦП их получит в последующих циклах.
Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из
числа которых МП 1821ВМ85 использует 244.
Основная последовательность действий при выполнении любой команды такова:
1. Микропроцессор выдает в память адрес, по которому хранится код
операции команды.
2. Код операции читается из памяти и вводится в микропроцессор.
3. Команда дешифруется процессором.
4. Микропроцессор настраивается на выполнение одной из основных функций в
соответствии с результатами дешифрации считанного кода операции.
Фундаментальной и отличительной особенностью использования МП при
проектировании устройств заключается в следующем: синхронизация всех сигналов
в системе осуществляется схемами, входящими в состав кристалла
микропроцессора.
Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая
тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного
такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около
525 мс, что соответствует облегченному режиму для МОП памяти.
1.2.2. Адресная шина микропроцессора 1821ВМ85.
В МП 1821МВ85 используется принцип «временного мультиплексирования» функций
выводов, когда одни и те же выводы в разные моменты времени представляют разные
функции. Это позволяет реализовать ряд дополнительных функций при тех же 40
выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины
данных, либо младших разрядов адресной шины. Необходимо «фиксировать»
логические состояния выводов AD0
AD7 МП в моменты, когда они функционально представляют адресные
разряды А0
А7. Для этого необходимо точно знать, когда на этих выводах
отображается адресная информация. В корпусе МП существует специальный вывод N
30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в
нормальном состоянии соответствует логическому «0». Если информация на выводах
AD0AD
7 (N 1219),
является адресной А0
А7, то ALE переводится в состояние логической «1». При перехода ALE
из состояния логической «1» в состояние логического «0» информация на AD0
AD7 должна быть зафиксирована. Отметим что для стробирования адресной
информации от МП может быть использован любой фиксатор. Единственная
предосторожность, которую необходимо соблюдать при использовании фиксаторов,
заключается в согласовании нагрузки по току для выводов AD0
AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е.
необходимо убедиться, что ток на входе используемого фиксатора не является
слишком большим для МП. В качестве фиксатора будем использовать регистр,
тактируемый сигналом ALE от микропроцессора. Регистр – это линейка из
нескольких триггеров. Можно предусмотреть логическую схему параллельного
отображения на выходах состояния каждого триггера. Тогда после заполнения
регистра от параллельных выводов, по команде разрешения выхода, накопленное
цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.
Для удобства поочередной выдачи данных от таких регистров (буферных
накопителей) в шину данных процессора параллельные выходы регистров
снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z
состояние.
Из множества регистров различных серий свой выбор я остановил на регистре серии
1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и
меньшее (в 1.52
раза) энергопотребление. В свою очередь регистры серии 555 имеют быстродействие
аналогичное быстродействию серии 155, но меньшее энергопотребление.
Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения данных,
выходные буферные усилители которого имеют третье Z –состояние. Пока
напряжение на входе №11 высокого уровня, данные от параллельных входов
отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня,
разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1
подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z
состояние.
Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную
информацию, поступающую от МП.
Схема включения 1533 UR22.
Главная
ввода/вывода
импульс
импульс
+5В
земля
A8
А15 AD0
AD7
Х2
Вход Выход
Выход Готовность S0 S1 IO/M сброса сброса
такт.имп. адресный Захват
ключ открыт Подтверждение
захвата
Рисунок 1.
В МП использована мультиплексная шина данных. Адрес передается по двум шинам:
старший байт адреса – по шине адреса, а младший байт адреса – по шине данных.
В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот
младший байт может быть зафиксирован в любом 8-разрядном фиксаторе
посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное
время машинного цикла шина данных используется для передачи данных между ЦП и
памятью или устройствами ввода/вывода.
ЦП вырабатывает для шины управления сигналы 
, 
, S0, S
1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA.
Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора
тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП
предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5
входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP.
Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из
входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по
входу TRAP не может быть маскировано. Если маска прерываний не установлена, то
на указанные маскируемые прерывания МП будет реагировать, помещая при этом
содержимое счетчика команд в стек и переходя к выполнению программы, адрес
которой определяется вектором реестра.
AD7 МП в моменты, когда они функционально представляют адресные
разряды А0
А7. Для этого необходимо точно знать, когда на этих выводах
отображается адресная информация. В корпусе МП существует специальный вывод N
30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в
нормальном состоянии соответствует логическому «0». Если информация на выводах
AD0
AD
7 (N 12
19),
является адресной А0
А7, то ALE переводится в состояние логической «1». При перехода ALE
из состояния логической «1» в состояние логического «0» информация на AD0
AD7 должна быть зафиксирована. Отметим что для стробирования адресной
информации от МП может быть использован любой фиксатор. Единственная
предосторожность, которую необходимо соблюдать при использовании фиксаторов,
заключается в согласовании нагрузки по току для выводов AD0
AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е.
необходимо убедиться, что ток на входе используемого фиксатора не является
слишком большим для МП. В качестве фиксатора будем использовать регистр,
тактируемый сигналом ALE от микропроцессора. Регистр – это линейка из
нескольких триггеров. Можно предусмотреть логическую схему параллельного
отображения на выходах состояния каждого триггера. Тогда после заполнения
регистра от параллельных выводов, по команде разрешения выхода, накопленное
цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.
Для удобства поочередной выдачи данных от таких регистров (буферных
накопителей) в шину данных процессора параллельные выходы регистров
снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z
состояние.
Из множества регистров различных серий свой выбор я остановил на регистре серии
1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и
меньшее (в 1.5
2
раза) энергопотребление. В свою очередь регистры серии 555 имеют быстродействие
аналогичное быстродействию серии 155, но меньшее энергопотребление.
Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения данных,
выходные буферные усилители которого имеют третье Z –состояние. Пока
напряжение на входе №11 высокого уровня, данные от параллельных входов
отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня,
разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1
подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z
состояние.
Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную
информацию, поступающую от МП.
Схема включения 1533 UR22.
Q7